SN65LVDS100

2Gbps LVDS

LVPECL和CML转LVDS缓冲器

中继器和转换器

描述

SN65LVDS100

是高速差分接收器和驱动器

作为中继器连接

接收器接受低压差分信号（LVDS）

正射极耦合逻辑（PECL）

或电流模式逻辑（CML）输入信号

速率高达2 Gbps

并将其重复为LVDS或PECL输出信号

通过器件的信号路径是差分的

用于低辐射发射和最小的附加抖动

SN65LVDT100的输出

为TIA / EIA-644-A定义的LVDS电平

SN65LVDT101的输出与3.3V PECL电平兼容

两条驱动差分传输线均

具有标称100Ω的特性阻抗

SN65LVDT101包含一个110Ω差分线路终端电阻

可减少电路板空间

减少元件数量

并缩短短截线长度

它们不包括SN65LVDS100和SN65LVDS101中的VBB电压参考

VBB提供的电压基准电压通常低于VCC 1.35 V

用于接收单端输入信号

对于单端3.3 V PECL输入特别有用

当不使用VBB时

它应该是未连接或打开的

所有器件的特点

是在-40°C至85°C的温度范围内工作

SN65LVDS100

特性

专为≥2Gbps的信令速率而设计

总抖动<65 ps

MC100EP16的低功耗替代产品

低100 ps（最大）零件到零件偏斜

25 mV的接收器输入阈值滞后

超过0 V至4 V输入电压范围

输入与LVPECL电气兼容

CML和LVDS信号电平

3.3V电源操作

LVDT集成了110Ω终端电阻

提供SOIC和MSOP

(素材来源：teaxslnstruments.如涉版权请联系删除。特别感谢）