DRA787

SoC 处理器，带 2 个 750 MHz C66x DSP

2 个用于音频放大器的双 Arm Cortex-M4 和 EVE

优特点：

专为信息娱乐应用设计的架构

最多 32 个 16 × 16 位定点乘法

高达 512kB 的片上 L3 RAM

级别 3 (L3) 和级别 4 (L4) 互连

内存接口 (EMIF) 模块

支持高达 DDR-1066 的 DDR3/DDR3L

支持 DDR2 至 DDR-800

支持高达 2GB

Dual Arm® Cortex®-M4 (IPU)

视觉加速Pac

嵌入式视觉引擎 (EVE)

显示子系统

带有 DMA 引擎的显示控制器

CVIDEO / SD-DAC 电视模拟复合输出

能够产生温度警报的片上温度传感器

通用存储器控制器 (GPMC)

增强型直接内存访问 (EDMA) 控制器

3 端口（2 个外部）千兆以太网 (GMAC) 交换机

控制器局域网 (DCAN) 模块

CAN 2.0B 协议

模块化控制器局域网 (MCAN) 模块

CAN 2.0B 协议

8 个 32 位通用定时器

三个可配置的 UART 模块

四个多通道串行外设接口 (McSPI)

四路SPI接口

两个内部集成电路 (I2C™) 端口

三个多通道音频串行端口 (McASP) 模块

安全数字输入输出接口 (SDIO)

多达 126 个通用 I/O (GPIO) 引脚

电源、复位和时钟管理

使用 CTools 技术进行片上调试

符合汽车 AEC-Q100 标准

15 × 15 毫米、

367 引脚 PBGA (ABF)

8 通道 10 位 ADC

脉宽调制

视频和图像处理支持

全高清视频（1920 × 1080p，60 fps）

视频输入和视频输出

不用于视频时的 GPIO

视频输入端口 (VIP) 模块

支持多达 4 个多路复用输入端口

产品描述：

DRA787

采用 367 球、15×15 毫米、

0.65 毫米球间距（0.8 毫米间距规则可用于信号），

采用 Via Channel™ 阵列 (VCA) 技术，

球栅阵列 (FCBGA) 封装.

以经济高效的解决方案为汽车协处理器、

混合无线电和放大器应用提供高性能并发，

"Jacinto 6 Entry" 系列信息娱乐处理器。

为 Arm 和 DSP 提供了一整套开发工具，

包括 C 编译器

和用于查看源代码执行情况的调试接口。

来源：TEXASINSTRUMENTS.如涉版权请联系删除。图片供参考

上一篇：逻辑控制关断模式MOSFET 传输晶体管设计

下一篇：三端可调精密并联稳压器